1.LVDS (Low Voltage Differential Signaling) は、米国 National Semiconductor Corporation によって 1994 年に導入された信号伝送のための電気規格です。これは主に、エミッタ結合ロジック (ECL) またはポジティブ エミッタ結合ロジック (PECL) を置き換えるために開発されました。 LVDS は、非常に低振幅の信号 (約 350 mV) を使用して、1 対の差動 PCB トレースまたは平衡ケーブルを介してデータを送信する小振幅差動信号テクノロジです。 LVDS はポイントツーポイントまたはポイントツーマルチポイント接続をサポートし、低消費電力、低ビット エラー レート、低クロストーク、低電磁放射を特徴としています。独自の低振幅信号と定電流駆動モードにより、発生するノイズが最小限に抑えられ、消費電力が非常に少ないため、バックプレーン、クロック分配、基板間データ伝送、ケーブルベースのデータリンクなどの高速シリアルデータ通信アプリケーションで広く使用されています。

2. LVDS 伝送アーキテクチャは TIA/EIA-644 規格に従い、物理層専用に設計されています。つまり、データ伝送プロトコルを介さずに電気レベルでの信号伝送に重点を置いています。 LVDS 信号伝送システムは、通常、差動トランスミッタ、差動レシーバ、および差動相互接続という 3 つの主要コンポーネントで構成されます。

● 差動トランスミッター: シングルエンド TTL 信号を差動伝送用のバランス LVDS 信号に変換します。  

● 差動レシーバー: 受信したバランス LVDS 信号をシングルエンド TTL 信号に変換します。  

● 差動相互接続: 接続媒体 (ケーブルや PCB トレースなど) と終端抵抗が含まれます。 IEEE 仕様によれば、終端抵抗は通常 100 Ω です。

3. LVDS の動作原理: LVDS ドライバは、差動ラインを駆動する定電流源で構成されており、通常は 3.5 mA に設定されます。 LVDS レシーバの入力インピーダンスは非常に高い (電流がほとんど流れない) ため、ドライバからの電流の大部分は 100 Ω 終端抵抗を通って流れ、レシーバの入力端子間に約 350 mV の電圧が生成されます。ドライバーが状態を切り替えると、抵抗を流れる電流の方向が反転し、対応する論理「1」および論理「0」の状態が生成されます。

出力ロジック「1」: LVDS 出力段は 3.5 mA の電流源を使用し、差動出力ペアを形成する 2 ペアの MOSFET (4 つのトランジスタ) で構成されます。 A+がオン、B-がオフになると、定電流源からの電流はQ2(A+MOSFET)を流れて出力を駆動し、100Ωの終端抵抗を通ってQ3(A+MOSFET)を介してドライバ側に戻り、GNDに接続されます。この電流経路により、100 Ω 終端抵抗の両端に 3.5 mA × 100 Ω = 350 mV の出力電圧が生成され、論理「1」を表します。電流の向きは下図のようになります。

出力論理「0」: B−がオン、A+がオフの場合、3.5mAの駆動電流がQ1(B−MOSFET)から流れ出し、100Ωの終端抵抗を通過し、ドライバ内のQ4(B−MOSFET)を経由してGNDに戻ります。この電流経路も 100 Ω 終端抵抗の両端に電圧を生成しますが、電流の方向は「A+ オン、B- オフ」状態の方向とは逆になります。その結果、逆電圧 -3.5 mA × 100 Ω = -350 mV が生成され、論理「0」を表します。電流の方向は次の図に示すとおりです。

4. LVDS の特性:

① 差動伝送: LVDS 信号は差動伝送方式を使用します。つまり、各信号線には対応する相補 (反転) 信号線があります。信号線とその相補線の電圧差は正負対称です。この差動アプローチは、干渉を軽減し、クロストークを抑制するのに役立ち、それによって信号の品質と安定性が向上します。

② 電圧特性: 2 つの LVDS 差動信号ライン (正 (A+) と負 (B-)) のコモンモード バイアス電圧は 1.2 V、差動電圧振幅は 350 mV です。オシロスコープを使用して信号波形を測定し、2 つの電圧の差 (A+) − (B−) を計算すると、結果として生じる差動スイングは、ロジック "0" の場合は -350 mV、ロジック "1" の場合は +350 mV になります。波形を次の図に示します。

③ 定電流駆動: LVDS は 3.5 mA 定電流源駆動アーキテクチャを採用しています。信号は 100 Ω の終端抵抗を介してループを形成し、電流が流れるとこの抵抗の両端に差動電圧が生成されます。この設計により、わずかな負荷変動に影響されない安定した出力信号振幅が保証されると同時に、従来の電圧駆動システムでよく見られるオーバーシュートやアンダーシュートなどの問題も回避されます。

④ コモンモード電圧範囲: LVDS レシーバは、通常 0.2 V ～ 2.2 V の広い入力コモンモード電圧範囲を備えています。トランスミッタとレシーバ間の最大 ±1 V のグランド電位差 (一般に「グランド バウンス」と呼ばれます) を許容できます。これは、トランスミッタは通常 1.2 V のコモンモード電圧で信号を出力しますが、レシーバはこの広い電圧範囲内の信号を正確に検出できることを意味します。

⑤ 終端抵抗: 規格では、LVDS 信号の「レシーバー端」に 100 Ω ±10% の終端抵抗 (通常は高精度の表面実装抵抗) を並列接続することが義務付けられており、抵抗はレシーバー ピンのできるだけ近くに配置する必要があります。その目的は、伝送ラインの端で信号エネルギーを「吸収」し、信号の反射を防ぐことです。

⑥ データレート: LVDS は高速データ伝送をサポートしており、通常のレートは 155 Mbps から 3.125 Gbps の範囲で、一部のアプリケーションではさらに高速です。

⑦ 半二重通信: LVDS 伝送構造の観点から見ると、1 対の差動信号線は一方向にのみデータを伝送できます。つまり、LVDS は本質的に単信通信インターフェイスです。ただし、USB などの一般的なインターフェイスも、1 対の差動線のみを使用しますが、双方向通信が可能です。これは、図に示すように、LVDS システムでは 2 セットのトランスミッターとレシーバーを組み合わせて使用​​することが多いためです。したがって、LVDS は本質的には半二重通信テクノロジです。

⑧ 物理インターフェイス: LVDS 信号は 2 本の平衡ツイストペア線を使用して送信され、1 つのペアは正の信号を伝送し、もう 1 つのペアは相補 (負) 信号を伝送します。

⑨ 伝送距離: LVDS 信号は 15 メートル以上の伝送距離を達成できます。これは主に、信号線間の電磁干渉を効果的に打ち消し、クロストークを抑制する差動伝送方式によるものです。

⑩ マルチチャネル拡張: LVDS は、「複数の並列差動ペア」設計 (例: 4 ペア、8 ペア) を通じて帯域幅を簡単に拡張できます。たとえば、8 つの差動ペアは 12 Gbps を超える合計データ レートを達成できるため、高解像度ビデオ データ送信アプリケーションに適しています。

⑪ Low Power Consumption: The power consumption of LVDS remains nearly constant regardless of the data rate, because the signal swing is fixed (350 mV) and the drive current is constant (3.5 mA).データ レートが 100 Mbps であっても 1 Gbps であっても、差動ペアあたりの動的消費電力は約 1.225 mW で安定しています。

5. LVDS アプリケーション

① ディスプレイインターフェース: LVDS は、コンピュータ、液晶モニター、テレビなどの表示装置の標準インターフェースであり、高速かつ高品質なビデオ信号伝送を実現します。

②オーディオ信号伝送：LVDSはオーディオ信号とビデオ信号の両方の高速伝送をサポートしており、ホームシアターシステム、デジタルオーディオ機器、カメラなどのアプリケーションで広く使用されています。

③ 産業オートメーション: LVDS は産業オートメーションシステムにおける高速データ伝送と制御信号伝送に使用できます。

④ オートモーティブエレクトロニクス：LVDS は、カーシートのディスプレイの明るさやコントラストの制御、車載オーディオおよびビデオシステムなど、カーエレクトロニクス分野に適用されます。

6. LVDS 終端方法: 実際のアプリケーションでは、LVDS はコモンモード電圧や信号振幅などの要因に応じて異なる終端方法を採用しており、場合によっては異なる論理規格に適合させる必要があります。以下に、一般的に使用される LVDS 構成と終端方法を示します。

① DCカップリング  

● DC 結合では、受信側の差動信号ライン間に 100 Ω の差動終端抵抗を配置します。この終端抵抗は、入力で差動電圧を生成し、伝送線路の特性インピーダンスと一致させることで信号の反射を最小限に抑えるために、受信機のできるだけ近くに配置する必要があります。

● 別の終端方法では、分割終端に 2 つの 50 Ω 抵抗を使用し、中間点でグランドに接続されたコンデンサを使用します。このコンデンサは、コモンモードノイズを除去し、差動配線の不整合やドライバ出力の不均衡から発生する可能性のある DC オフセットを抑制するのに役立ちます。コンデンサの値は動作周波数によって異なります。通常、ほとんどの高速データ レート (1 Mbps 以上) には 0.1 µF のコンデンサで十分です。

② AC カップリング: レシーバー入力の抵抗ネットワークは、DC コモンモード電圧を、標準 LVDS レシーバーの入力コモンモード電圧範囲の中間点である 1.2 V (Vcc = 3.3 V と仮定) に戻します。さらに、抵抗ネットワークにより、受信機の入力に 100 Ω の終端が提供されます。終端抵抗がすでに LVDS レシーバ内に組み込まれている場合は、レシーバ入力における実効終端インピーダンスの変更を避けるために、より大きな外部抵抗値を選択する必要があります。推奨されるプルアップ抵抗値は 10 kΩ、プルダウン抵抗値は 5.7 kΩ です。 AC カップリング コンデンサは DC 成分をブロックするため、その値は動作周波数によって異なります。一般に、高速データ レート (1 Mbps 以上) には 0.1 µF のコンデンサで十分です。

左の図は、バイアス抵抗ネットワークに加えて、中間点でグランドに接続されたコンデンサによる分割終端を使用する別の回路構成を示しています。このコンデンサは、コモンモードノイズを除去し、伝送線のオフセットを低減するのに役立ちます。この構成は、上記の回路に比べて消費電力が低いという利点があります。