1.LVDS (Pensinyalan Diferensial Tegangan Rendah) adalah standar kelistrikan untuk transmisi sinyal yang diperkenalkan pada tahun 1994 oleh National Semiconductor Corporation Amerika Serikat. Ini sebagian besar dikembangkan untuk menggantikan Emitter-Coupled Logic (ECL) atau Positive Emitter-Coupled Logic (PECL). LVDS adalah teknologi pensinyalan diferensial amplitudo kecil yang mentransmisikan data melalui sepasang jejak PCB diferensial atau kabel seimbang menggunakan sinyal amplitudo sangat rendah (sekitar 350 mV). LVDS mendukung koneksi point-to-point atau point-to-multipoint dan memiliki fitur konsumsi daya rendah, tingkat kesalahan bit rendah, crosstalk rendah, dan radiasi elektromagnetik rendah. Sinyal amplitudo rendah yang unik dan mode penggerak arus konstan menghasilkan kebisingan minimal dan mengkonsumsi daya yang sangat sedikit, membuatnya banyak digunakan dalam aplikasi komunikasi data serial berkecepatan tinggi seperti backplanes, distribusi jam, transmisi data board-to-board, dan tautan data berbasis kabel.

2. Arsitektur transmisi LVDS mengikuti standar TIA/EIA-644 dan dirancang khusus untuk lapisan fisik, artinya berfokus pada transmisi sinyal pada tingkat listrik tanpa melibatkan protokol transmisi data. Sistem transmisi sinyal LVDS biasanya terdiri dari tiga komponen utama: pemancar diferensial, penerima diferensial, dan interkoneksi diferensial.

● Pemancar Diferensial: Mengubah sinyal TTL ujung tunggal menjadi sinyal LVDS seimbang untuk transmisi diferensial.  

● Penerima Diferensial: Mengubah kembali sinyal LVDS seimbang yang diterima menjadi sinyal TTL ujung tunggal.  

● Interkoneksi Diferensial: Termasuk media penghubung (seperti kabel atau jejak PCB) dan resistor terminasi. Menurut spesifikasi IEEE, resistor terminasi biasanya 100 Ω.

3. Prinsip Operasi LVDS: Driver LVDS terdiri dari sumber arus konstan yang menggerakkan saluran diferensial, biasanya diatur pada 3,5 mA. Penerima LVDS memiliki impedansi masukan yang sangat tinggi (hampir tidak menarik arus), sehingga sebagian besar arus dari driver mengalir melalui resistor terminasi 100 Ω, menghasilkan tegangan sekitar 350 mV di terminal masukan penerima. Ketika driver beralih keadaan, arah arus melalui resistor berbalik, menghasilkan keadaan logika "1" dan logika "0" yang sesuai.

Logika Keluaran "1": Tahap keluaran LVDS menggunakan sumber arus 3,5 mA dan terdiri dari dua pasang MOSFET (empat transistor) yang membentuk pasangan keluaran diferensial. Ketika A+ dihidupkan dan B- dimatikan, arus dari sumber arus konstan mengalir melalui Q2 (MOSFET A+), menggerakkan output, melewati resistor terminasi 100 Ω, kembali melalui Q3 (MOSFET A+) ke sisi driver, dan dihubungkan ke GND. Jalur arus ini menghasilkan tegangan keluaran pada resistor terminasi 100 Ω sebesar: 3,5 mA × 100 Ω = 350 mV, mewakili logika "1". Arah arus seperti terlihat pada gambar di bawah ini:

Logika Output "0": Ketika B− dihidupkan dan A+ dimatikan, arus penggerak 3,5 mA mengalir keluar dari Q1 (B− MOSFET), melewati resistor terminasi 100 Ω, kembali melalui Q4 (B− MOSFET) di driver ke GND. Jalur arus ini juga menghasilkan tegangan pada resistor terminasi 100 Ω, namun arah arusnya berlawanan dengan keadaan "A+ hidup, B− mati". Hasilnya, tegangan balik dihasilkan: −3,5 mA × 100 Ω = −350 mV, mewakili logika "0". Arah arus seperti terlihat pada gambar di bawah ini:

4. Karakteristik LVDS:

① Transmisi Diferensial: Sinyal LVDS menggunakan metode transmisi diferensial, artinya setiap saluran sinyal memiliki saluran sinyal komplementer (terbalik) yang sesuai. Perbedaan tegangan antara saluran sinyal dan saluran pelengkapnya simetris pada level positif dan negatif. Pendekatan diferensial ini membantu mengurangi interferensi dan menekan crosstalk, sehingga meningkatkan kualitas dan stabilitas sinyal.

② Karakteristik Tegangan: Dua jalur sinyal diferensial LVDS—positif (A+) dan negatif (B−)—memiliki tegangan bias mode umum sebesar 1,2 V dan ayunan tegangan diferensial sebesar 350 mV. Jika kita mengukur bentuk gelombang sinyal menggunakan osiloskop dan menghitung perbedaan antara dua tegangan: (A+) − (B−), ayunan diferensial yang dihasilkan adalah −350 mV untuk logika "0" dan +350 mV untuk logika "1". Bentuk gelombang ditunjukkan pada gambar di bawah ini:

③ Penggerak Arus Konstan: LVDS menggunakan arsitektur penggerak sumber arus konstan 3,5 mA. Sinyal membentuk loop melalui resistor terminasi 100 Ω, dan tegangan diferensial dihasilkan pada resistor ini ketika arus mengalir melaluinya. Desain ini memastikan amplitudo sinyal keluaran stabil yang tidak sensitif terhadap variasi beban kecil, sekaligus menghindari masalah seperti overshoot dan undershoot yang biasa terlihat pada sistem berbasis tegangan tradisional.

④ Rentang Tegangan Mode Umum: Penerima LVDS memiliki rentang tegangan mode umum input yang lebar, biasanya dari 0,2 V hingga 2,2 V. Penerima LVDS dapat menoleransi perbedaan potensial ground (biasanya disebut sebagai "ground bouncing") hingga ±1 V antara pemancar dan penerima. Ini berarti bahwa meskipun pemancar biasanya mengeluarkan sinyal dengan tegangan mode umum 1,2 V, penerima dapat secara akurat mendeteksi sinyal dalam rentang tegangan lebar ini.

⑤ Resistor Terminasi: Standar ini mewajibkan resistor terminasi 100 Ω ±10% untuk dihubungkan secara paralel pada "ujung penerima" sinyal LVDS (biasanya resistor pemasangan permukaan presisi tinggi), dan resistor harus ditempatkan sedekat mungkin dengan pin penerima. Tujuannya adalah untuk “menyerap” energi sinyal di ujung saluran transmisi dan mencegah pantulan sinyal.

⑥ Kecepatan Data: LVDS mendukung transmisi data berkecepatan tinggi, dengan kecepatan tipikal berkisar antara 155 Mbps hingga 3,125 Gbps, dan bahkan lebih tinggi pada beberapa aplikasi.

⑦ Komunikasi Setengah Dupleks: Dari perspektif struktur transmisi LVDS, sepasang jalur sinyal diferensial hanya dapat mengirimkan data dalam satu arah, yang berarti LVDS pada dasarnya merupakan antarmuka komunikasi simpleks. Namun, antarmuka umum seperti USB juga hanya menggunakan sepasang jalur diferensial tetapi mampu melakukan komunikasi dua arah. Hal ini karena sistem LVDS sering kali menggunakan dua set pemancar dan penerima yang digabungkan bersama, seperti yang ditunjukkan pada gambar. Oleh karena itu, LVDS pada dasarnya adalah teknologi komunikasi setengah dupleks.

⑧ Antarmuka Fisik: Sinyal LVDS ditransmisikan menggunakan dua kabel pasangan terpilin yang seimbang, dengan satu pasangan membawa sinyal positif dan pasangan lainnya membawa sinyal komplementer (negatif).

⑨ Jarak Transmisi: Sinyal LVDS dapat mencapai jarak transmisi lebih dari 15 meter. Hal ini terutama disebabkan oleh metode transmisi diferensial, yang secara efektif menghilangkan interferensi elektromagnetik antara saluran sinyal dan menekan crosstalk.

⑩ Ekspansi Multi-Saluran: LVDS dapat dengan mudah menskalakan bandwidth melalui desain "beberapa pasangan diferensial paralel" (misalnya, 4 pasang, 8 pasang). Misalnya, 8 pasangan diferensial dapat mencapai total kecepatan data melebihi 12 Gbps, sehingga cocok untuk aplikasi transmisi data video resolusi tinggi.

⑪ Konsumsi Daya Rendah: Konsumsi daya LVDS hampir konstan terlepas dari kecepatan datanya, karena ayunan sinyal tetap (350 mV) dan arus penggerak konstan (3,5 mA). Baik kecepatan data 100 Mbps atau 1 Gbps, konsumsi daya dinamis per pasangan diferensial tetap stabil pada sekitar 1,225 mW.

5. Aplikasi LVDS

① Antarmuka Tampilan: LVDS adalah antarmuka standar untuk komputer, monitor LCD, televisi, dan perangkat tampilan lainnya, yang mampu menyediakan transmisi sinyal video berkecepatan tinggi dan berkualitas tinggi.

② Transmisi Sinyal Audio: LVDS mendukung transmisi sinyal audio dan video berkecepatan tinggi, sehingga banyak digunakan dalam aplikasi seperti sistem home theater, peralatan audio digital, dan kamera.

③ Otomasi Industri: LVDS dapat digunakan untuk transmisi data berkecepatan tinggi dan transmisi sinyal kontrol dalam sistem otomasi industri.

④ Elektronik Otomotif: LVDS dapat diterapkan di bidang elektronik otomotif—misalnya, mengontrol kecerahan dan kontras tampilan pada kursi mobil, serta digunakan dalam sistem audio dan video di dalam kendaraan.

6. Metode Penghentian LVDS: Dalam aplikasi praktis, LVDS menggunakan metode terminasi yang berbeda tergantung pada faktor-faktor seperti tegangan mode umum dan ayunan sinyal, dan terkadang harus disesuaikan dengan standar logika yang berbeda. Di bawah ini adalah konfigurasi LVDS dan metode terminasi yang umum digunakan.

① Kopling DC  

● Kopling DC melibatkan penempatan resistor terminasi diferensial 100 Ω melintasi jalur sinyal diferensial di ujung penerima. Resistor terminasi ini harus ditempatkan sedekat mungkin dengan penerima untuk menghasilkan tegangan diferensial pada masukan dan untuk mencocokkan impedansi karakteristik saluran transmisi, sehingga meminimalkan pantulan sinyal.

● Metode terminasi lainnya menggunakan dua resistor 50 Ω untuk terminasi terpisah, dengan kapasitor dihubungkan ke ground pada titik tengahnya. Kapasitor ini membantu menyaring kebisingan mode umum dan menekan offset DC yang mungkin timbul dari ketidakcocokan jejak diferensial atau ketidakseimbangan dalam output driver. Nilai kapasitor bergantung pada frekuensi operasi; kapasitor 0,1 µF umumnya cukup untuk sebagian besar kecepatan data berkecepatan tinggi (1 Mbps ke atas).

② Kopling AC: Jaringan resistor pada masukan penerima mengembalikan tegangan mode umum DC menjadi 1,2 V (dengan asumsi Vcc = 3,3 V), yang merupakan titik tengah rentang tegangan mode umum masukan penerima LVDS standar. Selain itu, jaringan resistor menyediakan terminasi 100 Ω pada masukan penerima. Jika resistor terminasi sudah terintegrasi dalam penerima LVDS, nilai resistor eksternal yang lebih besar harus dipilih untuk menghindari perubahan impedansi terminasi efektif pada masukan penerima. Nilai resistor pull-up yang disarankan adalah 10 kΩ dan nilai resistor pull-down adalah 5,7 kΩ. Nilai kapasitor kopling AC bergantung pada frekuensi pengoperasian, karena ia memblokir komponen DC; kapasitor 0,1 µF umumnya cukup untuk kecepatan data tinggi (1 Mbps ke atas).

Gambar kiri menunjukkan konfigurasi rangkaian lain yang, selain jaringan resistor bias, menggunakan terminasi terpisah dengan kapasitor yang dihubungkan ke ground di titik tengah. Kapasitor ini membantu menyaring kebisingan mode umum dan mengurangi offset saluran transmisi. Dibandingkan dengan rangkaian yang dijelaskan di atas, konfigurasi ini memiliki keunggulan konsumsi daya yang lebih rendah.